Niniejszy artykuł, przedstawiając podstawy technologii pamięci Flash, ma za zadanie wyrobić intuicję do zrozumienia istoty problemów na jakie się napotyka przy użytkowaniu scalonych układów pamięci Flash.

Zapraszamy do zapoznania się z ofertą WG Electronics w obszarze programatorów, obejmującej programatory Flash renomowanych firm:

Technologia pamięci FLASH

Nie wnikając w szczegóły technologii, historycznie programując pamięci nieulotne zapisywaliśmy bezpośrednio mapę bitową tzn. pod konkretny adres wpisywaliśmy odpowiedni bajt impulsem o zdefiniowanym czasie trwania i podwyższonym napięciu. Tak było z układami EEPROM (Electrically Erasable Programable Read-Only Memory). Zapis zmieniał poprzednią zawartość. Operacja programowania nie wymagała więc wcześniejszego kasowania zawartości, jak chociażby we wcześniejszych układach EPROM kasowanych w całości światłem UV. Współcześnie stosowane pamięci nieulotne - układy Flash, są wykonane jeszcze w innej technologii. Mają też zupełnie inną architekturę, wielkie pojemności i inny sposób programowania. Zapis wymaga wcześniejszego skasowania zawartości gdyż inne zjawiska fizyczne leżą u podstaw operacji kasowania i zapisu. Stwarzają więc zupełnie inne problemy przy ich zapisie niż EEPROM.

Spróbujmy poglądowo przedstawić istotę technologii pamięci FLASH.

Podstawowa komórka pamięci jest zbudowana na bazie tranzystora MOSFET z dodatkową tzw. pływającą bramką FG (Floating Gate). Ta bramka „dubluje” bramkę sterującą CG (Control Gate). Pojedyncza komórka pamięci może być w uproszczeniu traktowana jako elektroniczny przełącznik, sterowany bramkami sterującą i pływającą, włączający/wyłączający przepływ prądu między źródłem i drenem. Skasowana komórka, bez ładunku w pływającej bramce, włączy się po podaniu sygnału o napięciu wyższym od pewnej wartości progowej V_T1 na bramkę kontrolną i będzie przedstawiać pierwszą wartość logiczną – powiedzmy 0. Zaprogramowana komórka, z ładunkiem w pływającej bramce, ekranuje pole elektryczne bramki sterującej i podwyższa napięcie progowe załączenia do V_T2 - blokuje bramkę sterującą. Komórka zaprogramowana po podaniu napięcia z zakresu (V_T1,V_T2) nie włączy się i będzie przedstawiać drugą wartość logiczną – powiedzmy 1. Po podaniu napięcia powyżej V_T2 zarówno skasowana jak i zaprogramowana komórka włączą się.

Spójrzmy jeszcze na powyższy diagram przedstawiający stany klucza MOSFET w zależności od napięcia na bramce sterującej V_CG i obecności ładunku w bramce pływającej V_FG. Jak widać komórka pamięci FLASH zapewnia implementację zapamiętywania bitu cyfrowej informacji, zarówno w logice prostej jak i odwrotnej, jest logicznie funkcjonalnie pełna. Szeregowe lub równoległe połączenie tych komórek pamięci pozwala więc na realizację matryc czyli realizację układów pamięci.

Bramka pływająca jest izolowana, zachowuje ładunek po wyłączeniu zasilania. Operacja programowania polega więc na wprowadzeniu odpowiedniego ładunku do bramki pływającej w tzw. procesie tunelowania, a kasowania na usunięciu ładunku w procesie odwrotnym.

Pamięć FLASH zorganizowana jako matryca przedstawionych powyżej komórek pamięci w pojedynczej komórce typu SLC (Single-Level Cell) może pamiętać jeden bit informacji. W bardziej rozbudowanych układach, w komórkach typu MLC (Multi-Level Cell) w tym TLC (Triple-Level Cell) może pamiętać więcej bitów. Jest to osiągane przez różne poziomy ładunku w pływającej bramce FG.

Dwa główne typy pamięci Flash wzięły swoje nazwy od nazw bramek logicznych NOR i NAND co odzwierciedla sposób połączenia poszczególnych komórek pamięci w matrycy pamięci Flash. I tak…

NOR FLASH

Odpowiada równoległemu połączeniu komórek pamięci. Wtedy stan na linii odpowiadającej danemu bitowi będzie miał wartość logiczną 0, gdy co najmniej jedna z komórek pamięci dołączonych równolegle do tej linii się włączy po podaniu sygnału wyboru tej komórki pamięci po zdekodowaniu adresu słowa. Bramka pamięci NOR w stanie spoczynkowym, nie wysterowanym musi więc być zamknięta.

Pamięć NOR jest matrycą takich komórek. Jej architektura jest analogiczna do równoległych pamięci EEPROM – wybór słowa po liniowym zdekodowaniu adresu powoduje odczyt całego zapamiętanego słowa. Tak więc NOR jest preferowany w aplikacjach zintegrowanych (m.in. w mikrokontrolerach) zarówno do zapamiętywania kodu jak i danych.

W takiej strukturze aby odczytać dane, należy większość linii słów wysterować poniżej wartości V_T1 niezaprogramowanej komórki. Wszystkie klucze MOSFET (zaprogramowane i niezaprogramowane) podpięte do tych linii pozostaną otwarte nie wpływając na stan linii bitów. Tylko jedną linię słowa odpowiadającą zdekodowanemu adresowi należy wysterować poniżej wartości V_T2 zaprogramowanej komórki, a powyżej V_T1 niezaprogramowanej komórki. Klucze MOSFET niezaprogramowanych komórek wybranego słowa ściągną wtedy linie bitów w dół. W zaprogramowanych komórkach słowa, klucze pozostaną otwarte, a linie bitów w stanie wysokim.

Ze względu na liniowe adresowanie słów pamięci NOR, analogiczne do równoległych pamięci EEPROM oraz zastosowanie jako pamięci firmware’u BIOS oczekuje się, że NOR FLASH będzie wolne od strukturalnych wad

NAND FLASH

Odpowiada szeregowemu połączeniu komórek pamięci. Wtedy stan na linii odpowiadającej danemu bitowi odpowiada wartości 0, gdy wszystkie komórki szeregowo dołączone do tej linii są włączone, łącznie z wybraną zdekodowanym adresem.

Należy zwrócić uwagę, że logika układów NAND jest odwrotna w stosunku do NOR. W stanie spoczynkowym, niewysterowanym bramka musi być zamknięta.

Z logicznego punkty widzenia komórki NAND można połączyć w matrycę jak poniżej i mieć układ pamięci cyfrowej analogiczny do NOR tylko w logice odwrotnej.

Jednak współcześnie układy pamięci NAND są realizowane inaczej. Łańcuch NAND szeregowo połączonych komórek pamięci jest podłączany w strukturę NOR w miejsce pojedynczych tranzystorów MOSFET. Jest to możliwe dzięki dodatkowym kluczom w łańcuchu MOSFET, które dołączają/odłączają łańcuchy do/od linii bitów/uziemienia. W porównaniu do układów pamięci NOR architektura ta wprowadza więc dodatkowy poziom adresowania. Oprócz adresowania stron i słów dochodzi adresowanie bitów.

W takiej strukturze aby odczytać dane, najpierw wybiera się żądaną grupę (łańcuch) w sposób analogiczny do wyboru pojedynczej komórki z kluczem MOSFET w matrycy NOR. Następnie w łańcuchu większość linii słowa należy wysterować powyżej wartości V_T2 zaprogramowanej komórki. Tylko jedną, wybraną linię należy wysterować powyżej wartości V_T1 niezaprogramowanej komórki, a poniżej V_T2 zaprogramowanej komórki. Łańcuch ściągnie wtedy linię bitu w dół, tylko wtedy gdy wybrany bit nie został zaprogramowany.

Wszystko to uzasadnia blokową i stronicową architekturę pamięci NAND. Daje intuicję dlaczego pewne operacje jak kasowanie, zapis realizowane są na pełnych blokach pamięci, a nie na pojedynczych komórkach. Taka trudniejsza do zarządzania struktura matrycy pamięci jest kosztem, za dużo większe upakowanie kluczy MOSFET w strukturach NAND czyli za osiąganie dużo większych pojemności pamięci typu NAND.

Intuicyjnie widać też, że zarządzanie adresowaniem wymaga kontrolera dostępu. We współczesnych układach NAND FLASH mniej lub bardziej zaawansowany kontroler jest wiec integralną częścią układu pamięci. Spełnia on zwykle znacznie szerszą rolę – koryguje błędy odczytu i maskuje wady fizyczne układów pamięci.

Technologia stosowana w pamięciach FLASH nie jest bowiem w 100% wolna od błędów. Stosowana jest więc suma kontrolna ECC (Error Correction Code lub Error Checking and Correction). Zastosowanie kodów korekcyjnych pozwala na detekcję wadliwego odczytu nawet występującego na wielu bitach i korekcję błędu.

I tak, napięcia potrzebne do zapisu i odczytu komórek mogą powodować niewielkie zmiany ładunku z sąsiednich komórkach, doprowadzając do wystąpienia błędów przy odczycie. Jest to efekt chwilowy, który zostaje naprawiony przy kolejnym zapisie danych do komórki. Kontroler pamięci może odświeżyć zawartość komórki, aby zapobiec utracie danych. Może to robić regularnie lub w przypadku wykrycia zbyt wielu błędów.

Inną wadą pamięci Flash jest ograniczona do około 100.000 (w przypadku komórek MLC nawet mniej) liczba cykli zapisu i kasowania. Stosowanie wysokich napięć prowadzi bowiem do stopniowego uszkadzania komórek, które z czasem są coraz trudniejsze do zaprogramowania i skasowania. Uszkodzenie warstw izolujących wokół pływającej bramki skraca również czas, przez jaki dane mogą zostać utrzymane. Pewne bloki mogą więc ulec awarii w skutek zużycia. I tak, w każdym układzie pamięci, może pojawić się pewna liczba bloków, które nie będą działały poprawnie z powodu defektów czy rozrzutu procesu produkcji. Kontroler wykrywa je na podstawie kodów korekcyjnych, gdy kolejne zapisy nie wykażą poprawy. Kontroler zapamiętuje te bloki i zmienia sposób zapisu danych w matrycy, pomijając wadliwe bloki.

Czas życia pamięci Flash można maksymalizować zapewniając, że liczba cykli zapisu i zerowania dla wszystkich bloków będzie taka sama – dzięki temu zużycie pamięci jest rozłożone równomiernie. Aby to zrealizować, kontroler pamięci musi przechowywać informacje o zużyciu bloków i wybierać najlepszy blok na zapisanie nowych danych.

Współczesne pamięci FLASH

Jak widać z powyższych rozważań, współczesne pamięci Flash wielkiej pojemności nie są pozbawione wad strukturalnych wynikających z samej technologii, procesu produkcji lub zużycia w czasie. Integralną częścią układów Flash są więc skomplikowane kontrolery pamięci zarządzające blokami pamięci, realizujące dostęp w trybie nieliniowego adresowania stronicowego i korygujące odczyt. Stopień komplikacji rośnie wraz z nowymi rozwiązaniami jak 3D, eMMC (embedded Multi Media Card), UFS (Universal Flash Storage) – a końca postępu nie widać.

Liczymy, że powyższe dalekie od naukowych rozważania pomogą w praktyce inżynierskiej gdy przyjdzie do programowania i stosowania nowoczesnych pamięci FLASH.

Zapraszamy także do zapoznania się ze stroną Programatory FLASH.

WG Electronics zapewnia w temacie programowania doradztwo i wsparcie techniczne oparte na ponad 30 letnim własnym doświadczeniu w projektowaniu, produkcji i dystrybucji programatorów oraz na doświadczeniu naszych renomowanych partnerów – wiodących światowych producentów takich urządzeń. Zapraszamy do odwiedzenia stron poświęconych naszym partnerom.

• (Góra)
• Historia
  Przełącz podsekcję historii
• Zasady działania
  Przełącz podsekcję Zasady działania
• Ograniczenia
  Przełącz podsekcję Ograniczenia
• Dostęp na niskim poziomie
  Przełącz podsekcję dostępu niskiego poziomu
• Rozróżnienie między błyskiem NOR i NAND
  Przełącz rozróżnienie między podsekcją flash NOR i NAND
• Systemy plików Flash
• Pojemność
• Stawki transferu
• Aplikacje
  Przełącz podsekcję Aplikacje
• Przemysł
  Przełącz podsekcję branżową
• Skalowalność lampy błyskowej
  Przełącz podsekcję skalowalności Flash
• Zobacz także
• Noty wyjaśniające
• Referencje
• Linki zewnętrzne

Pamięć flash jest elektroniczny nielotny pamięć komputera nośnik pamięci które można elektrycznie usunąć i przeprogramować. Dwa główne typy pamięci flash, Lampa błyskowa NOR i NAND Flash, są nazwane na cześć NOR i NAND bramy logiczne. Oba wykorzystują tę samą konstrukcję komórki, na którą składają się pływająca brama MOSFET. Różnią się na poziomie obwodu w zależności od tego, czy stan linii bitowej lub wiersza słowa jest naciągany wysoko czy nisko: w błysku NAND związek między linią bitową a wierszami słów przypomina bramę NAND; w błysku NOR przypomina bramę NOR.

Pamięć flash, rodzaj pływająca brama pamięć została wynaleziona przez Toshiba w 1980 roku i jest oparty na EEPROM technologia. Toshiba rozpoczęła marketing pamięci flash w 1987 roku.^[1] EPROM musiały zostać całkowicie usunięte, zanim będą mogły zostać przepisane. Pamięć flash NAND może być jednak usuwana, zapisywana i odczytywana w blokach (lub stronach), które na ogół są znacznie mniejsze niż całe urządzenie. Pamięć flash NOR pozwala na pojedynczy słowo maszynowe do zapisania – w skasowanym miejscu – lub do samodzielnego odczytu. Urządzenie pamięci flash zazwyczaj składa się z jednej lub więcej lamp flash układy pamięci (każda z wieloma komórkami pamięci flash) wraz z osobnym kontroler pamięci flashżeton.

Typ NAND występuje głównie w karty pamięci, Dyski flash USB, dyski półprzewodnikowe (produkowane od 2009 r.), telefony z funkcjami, smartfonyoraz podobne produkty do ogólnego przechowywania i przesyłania danych. Pamięć flash NAND lub NOR jest również często używana do przechowywania danych konfiguracyjnych w produktach cyfrowych, co wcześniej było możliwe dzięki EEPROM lub zasilaniu bateryjnym statyczna pamięć RAM. Kluczową wadą pamięci flash jest to, że może wytrzymać tylko stosunkowo niewielką liczbę cykli zapisu w określonym bloku.^[2)]

Flash NOR jest znany ze swoich możliwości bezpośredniego dostępu losowego, dzięki czemu jest zdolny do bezpośredniego wykonywania kodu. Jego architektura pozwala na indywidualny dostęp bajtowy, ułatwiając szybsze prędkości odczytu w porównaniu do lampy błyskowej NAND. Pamięć flash NAND działa z inną architekturą, opierając się na podejściu dostępu szeregowego. Dzięki temu NAND nadaje się do przechowywania danych o dużej gęstości, ale jest mniej wydajny w przypadku zadań losowego dostępu. Pamięć flash NAND jest często stosowana w scenariuszach, w których opłacalna pamięć masowa o dużej pojemności ma kluczowe znaczenie, takich jak dyski USB, karty pamięci i dyski półprzewodnikowe (Dyski SSD).

Główny wyróżnik polega na przypadkach użycia i strukturach wewnętrznych. Lampa błyskowa NOR jest optymalna dla aplikacji wymagających szybkiego dostępu do poszczególnych bajtów, takich jak systemy wbudowane do wykonywania programów. Z drugiej strony NAND Flash świeci w scenariuszach wymagających opłacalnej pamięci o dużej pojemności z sekwencyjnym dostępem do danych.

Pamięć flash^[3] jest używany w komputery, PDA, cyfrowe odtwarzacze audio, aparaty cyfrowe, telefony komórkowe, syntezatory, gry wideo, oprzyrządowanie naukowe, robotyka przemysłowa, i elektronika medyczna. Pamięć flash ma szybki odczyt czas dostępu ale nie jest tak szybki jak statyczna pamięć RAM lub ROM. W urządzeniach przenośnych zaleca się stosowanie pamięci flash ze względu na jej odporność na wstrząsy mechaniczne, ponieważ napędy mechaniczne są bardziej podatne na uszkodzenia mechaniczne.^[4]

Ponieważ cykle kasowania są powolne, duże rozmiary bloków używane do kasowania pamięci flash dają znaczną przewagę prędkości nad EEPROM bez flashowania podczas pisania dużych ilości danych. Od 2019 r. pamięć flash kosztuje znacznie mniej niż programowalna bajt EEPROM i stała się dominującym typem pamięci wszędzie tam, gdzie system wymagał znacznej ilości nielotnych półprzewodnikowe przechowywanie. EEPROM są jednak nadal używane w aplikacjach, które wymagają jedynie niewielkich ilości miejsca, jak w wykrywanie obecności szeregowej.^[5][6]

Mogą korzystać pakiety pamięci flash układanie kości z vias przez krzem i kilkadziesiąt warstw komórek 3D TLC NAND (na matrycę) jednocześnie, aby osiągnąć pojemność do 1 tebibyte na opakowanie przy użyciu 16 ułożonych matryc i zintegrowanych kontroler flash jako osobna matryca w opakowaniu.^{[7][8][9][10]}

Początki pamięci flash można prześledzić od rozwoju pływający MOSFET (FGMOS), znany również jako tranzystor pływający.^[11][12] Oryginał MOSFET (metal – tlenek – półprzewodnikowy tranzystor polowy), znany również jako tranzystor MOS, został wynaleziony przez egipskiego inżyniera Mohamed M. Atalla i koreański inżynier Dawon Kahng o Bell Labs w 1959 r.^[13] Kahng opracował odmianę MOSFET z pływającą bramą wraz z inżynierem z Tajwanu i Ameryki Simon Min Sze w Bell Labs w 1967 roku.^[14] Zaproponowali, aby można go było wykorzystać jako pływającą bramę komórki pamięci do przechowywania formy programowalnej pamięć tylko do odczytu (PROM), który jest zarówno nieulotny, jak i programowalny.^[14]

Wczesne typy pamięci z ruchomą bramą obejmowały EPROM (możliwy do usunięcia PROM) i EEPROM (elektrycznie kasowalny PROM) w latach siedemdziesiątych.^[14] Jednak wczesna pamięć pływająca wymagała od inżynierów zbudowania komórki pamięci dla każdej z nich trochę danych, które okazały się uciążliwe,^[15] wolny,^[16] i drogie, ograniczające pamięć pływającą do niszowych aplikacji w latach 70., takich jak sprzęt wojskowy i najwcześniejszy eksperymentalny telefony komórkowe.^[11]

Fujio Masuoka, podczas pracy dla Toshiba, zaproponował nowy typ pamięci z ruchomą bramą, który umożliwił szybkie i łatwe usunięcie całych odcinków pamięci poprzez przyłożenie napięcia do pojedynczego przewodu podłączonego do grupy komórek.^[11] Doprowadziło to do wynalezienia przez Masuokę pamięci flash w Toshiba w 1980 roku.^[15][17][18] Według Toshiby nazwa „flash” została zasugerowana przez kolegę Masuoki, Shōji Arizumi, ponieważ proces usuwania zawartości pamięci przypomniał mu o błysk kamery.^[19] Masuoka i współpracownicy przedstawili wynalazek NOR flash w 1984 r.,^[20][21] i wtedy NAND błysk na IEEE 1987 Międzynarodowe spotkanie urządzeń elektronowych (IEDM) w San Francisco.^[22]

Toshiba wprowadziła na rynek pamięć flash NAND w 1987 roku.^[1][14] Intel Corporation wprowadził pierwszy komercyjny układ flash typu NOR w 1988 roku.^[23] Lampa błyskowa oparta na NOR ma długi czas kasowania i zapisu, ale zapewnia pełny adres i magistrale danych, pozwalając losowy dostęp do dowolnego lokalizacja pamięci. To sprawia, że jest to odpowiedni zamiennik dla starszych pamięć tylko do odczytu Układy scalone (ROM), które służą do przechowywania kodu programu, który rzadko wymaga aktualizacji, na przykład komputera BIOS lub oprogramowanie układowe z dekodery. Jego wytrzymałość może wynosić zaledwie 100 cykli kasowania dla pamięci flash na chipie,^[24] do bardziej typowych 10 000 lub 100 000 cykli usuwania, do 1 000 000 cykli usuwania.^[25] Lampa błyskowa oparta na NOR była podstawą wczesnych nośników wymiennych opartych na pamięci flash; CompactFlash pierwotnie był na nim oparty, chociaż późniejsze karty zostały przeniesione do tańszego NAND Flash.

Lampa błyskowa NAND skróciła czas kasowania i zapisu i wymaga mniejszej powierzchni chipa na komórkę, co pozwala na większą gęstość pamięci i niższy koszt na bit niż lampa błyskowa NOR. Jednak interfejs I / O pamięci flash NAND nie zapewnia magistrali adresu zewnętrznego o dostępie losowym. Dane należy raczej odczytywać blokowo, przy typowych rozmiarach bloków od setek do tysięcy bitów. To sprawia, że NAND flash nie nadaje się jako zamiennik programu ROM, ponieważ większość mikroprocesorów i mikrokontrolerów wymaga losowego dostępu na poziomie bajtu. Pod tym względem błysk NAND jest podobny do innych wtórnych urządzenia do przechowywania danych, takie jak dyski twarde i media optyczne, a zatem doskonale nadaje się do stosowania w urządzeniach do masowego przechowywania, takich jak karty pamięci i dyski półprzewodnikowe(SSD). Na przykład dyski SSD przechowują dane przy użyciu wielu układów pamięci flash NAND.

Pierwszym formatem wymiennej karty pamięci opartym na NAND był SmartMedia, wydany w 1995 r. Wiele innych poszło za nim, w tym MultiMediaCard, Bezpieczny cyfrowy, Pamięć Stick, i Karta obrazu xD.

Nowa generacja formatów kart pamięci, w tym RS-MMC, miniSD i microSD, charakteryzują się bardzo małymi czynnikami kształtu. Na przykład karta microSD ma powierzchnię nieco ponad 1,5 cm²⁾, o grubości mniejszej niż 1 mm.

Flash NAND osiągnął znaczny poziom pamięci gęstość w wyniku kilku dużych technologii, które zostały skomercjalizowane od końca 2000 do początku 2010 roku.^[26]

Flash NOR był najczęstszym rodzajem pamięci Flash sprzedawanej do 2005 roku, kiedy flash NAND wyprzedził NOR w sprzedaży.^[27]

Komórka wielopoziomowa Technologia (MLC) przechowuje więcej niż jeden trochę w każdym komórka pamięci. NEC wykazał komórka wielopoziomowa Technologia (MLC) w 1998 r., Z 80Mb układ pamięci flash przechowujący 2 bity na komórkę.^[28]STMicroelectronics wykazał również MLC w 2000 r., z 64MB Lampa błyskowa NOR układ pamięci.^[29] W 2009 r. Toshiba i SanDisk wprowadzono układy flash NAND z technologią QLC przechowującą 4 bity na komórkę i utrzymującą pojemność 64Gbit.^[30][31]     Samsung Electronics wprowadzony komórka potrójnego poziomu Technologia (TLC) przechowuje 3 bity na komórkę i rozpoczęła masową produkcję układów NAND z technologią TLC w 2010 roku.^[32]

Lampa błyskowa pułapki ładunkowej Technologia (CTF) zastępuje pływającą bramę z polikrzemu, która jest umieszczona pomiędzy blokującym tlenkiem bramy powyżej i tunelującym tlenkiem poniżej, elektrycznie izolującą warstwą azotku krzemu; warstwa azotku krzemu uwięziła elektrony. Teoretycznie CTF jest mniej podatny na wyciek elektronów, zapewniając lepszą retencję danych.^{[33][34][35][36][37][38]}

Ponieważ CTF zastępuje polikrzem elektrycznie izolującym azotkiem, pozwala na mniejsze komórki i wyższą wytrzymałość (niższa degradacja lub zużycie). Jednak elektrony mogą zostać uwięzione i gromadzić się w azotku, co prowadzi do degradacji. Wyciek nasila się w wysokich temperaturach, ponieważ elektrony stają się bardziej podekscytowane wzrostem temperatury. Technologia CTF nadal jednak wykorzystuje tlenek tunelowy i warstwę blokującą, które są słabymi punktami technologii, ponieważ nadal mogą zostać uszkodzone w zwykły sposób (tlenek tunelu można zdegradować z powodu bardzo wysokich pól elektrycznych i warstwy blokującej z powodu Anode Hot Hole Injection (AHHI).^[39][40]

Degradacja lub zużycie tlenków jest powodem, dla którego pamięć flash ma ograniczoną wytrzymałość, a zatrzymywanie danych spada (potencjał utraty danych wzrasta) wraz ze wzrostem degradacji, ponieważ tlenki tracą swoje właściwości izolacyjne podczas degradacji. Tlenki muszą izolować się przed elektronami, aby zapobiec ich wyciekaniu, co spowodowałoby utratę danych.

W 1991 r. NEC badacze, w tym N. Kodama, K. Oyama i Hiroki Shirai opisali rodzaj pamięci flash za pomocą metody pułapki ładowania.^[41] W 1998 r. Boaz Eitan z Półprzewodniki Saifun (później nabyte przez Rozpiętość) opatentowany technologia pamięci flash o nazwie NROM, która wykorzystała warstwę pułapki ładowania, aby zastąpić konwencjonalną pływająca brama stosowany w konwencjonalnych projektach pamięci flash.^[42] W 2000 r. Zaawansowane mikrourządzenia Zespół badawczy (AMD) kierowany przez Richarda M. Fastow, egipski inżynier Khaled Z. Ahmed i jordański inżynier Sameer Haddad (który później dołączył do Spansion) zademonstrowali mechanizm ładowania komórek pamięci flash NOR.^[43] CTF został później skomercjalizowany przez AMD i Fujitsu w 2002 r.^[44] 3D V-NAND (pionowa NAND) technologia układa komórki pamięci flash NAND pionowo w układzie za pomocą technologii flash 3D ładowania pułapki (CTP). Technologia 3D V-NAND została po raz pierwszy ogłoszona przez Toshiba w 2007 roku,^[45] a pierwsze urządzenie z 24 warstwami zostało po raz pierwszy wprowadzone na rynek Samsung Electronics w 2013 r.^[46][47]

Układ scalony 3D stosy technologii (3D IC) układ scalony (IC) układy pionowo w jednym pakiecie układów scalonych 3D.^[26] Toshiba wprowadziła technologię 3D IC do pamięci flash NAND w kwietniu 2007 roku, kiedy zadebiutowali 16GB zgodny z eMMC (numer produktu THGAM0G7D8DBAI6, często w skrócie THGAM na stronach internetowych konsumentów) osadził układ pamięci flash NAND, który został wyprodukowany z ośmioma układami 2Układy flash GB NAND.^[48] We wrześniu 2007 r. Hynix Semiconductor (teraz SK Hynix) wprowadził 24-warstwową technologię 3D IC z 16   Układ pamięci flash GB, który został wyprodukowany z 24 układanych układów flash NAND przy użyciu procesu łączenia płytek.^[49] Toshiba zastosowała również ośmiowarstwowy układ scalony 3D dla swoich 32 Układ flash GB THGBM w 2008 roku.^[50] W 2010 r. Toshiba zastosowała 16-warstwowy układ scalony 3D dla swoich 128 Układ flash GB THGBM2, który został wyprodukowany z 16 ułożonymi w stos 8 Układy GB.^[51] W 2010 roku układy scalone 3D stały się szeroko stosowane komercyjnie w pamięci flash NAND w urządzenia mobilne.^[26]

W 2016 r. Micron i Intel wprowadziły technologię znaną jako CMOS Under the Array / CMOS Under Array (CUA), Core over Periphery (COP), Periphery Under Cell (PUA) lub Xtacking,^[52] w którym obwód sterujący pamięci flash jest umieszczony pod lub nad tablicą komórek pamięci flash. Pozwoliło to na zwiększenie liczby płaszczyzn lub sekcji, które ma układ pamięci flash, zwiększając się z 2 płaszczyzn do 4, bez zwiększania obszaru przeznaczonego na obwody sterowania lub obwodów peryferyjnych. Zwiększa to liczbę operacji IO na układ flash lub matrycę, ale wprowadza również wyzwania podczas budowania kondensatorów dla pomp ładowania używanych do zapisu w pamięci flash.^[53][54][55] Niektóre matryce flash mają aż 6 samolotów.^[56]

Od sierpnia 2017 r. Karty microSD o pojemności do 400 GB (400 miliardów bajtów) są dostępne.^[57][58] W tym samym roku Samsung połączył układanie układów 3D IC z technologiami 3D V-NAND i TLC, aby wyprodukować 512 GB Układ pamięci flash KLUFG8R1EM z ośmioma układanymi 64-warstwowymi układami V-NAND.^[8] W 2019 roku Samsung wyprodukował 1024GB układ flash, z ośmioma ułożonymi 96-warstwowymi układami V-NAND i technologią QLC.^[59][60] 

Pamięć flash przechowuje informacje w tablicy komórek pamięci wykonanych z tranzystory pływające. W komórka jednopoziomowa Urządzenia (SLC), każda komórka przechowuje tylko jeden kawałek informacji. Komórka wielopoziomowa Urządzenia (MLC), w tym komórka potrójnego poziomu Urządzenia (TLC) mogą przechowywać więcej niż jeden bit na komórkę.

Pływająca brama może być przewodząca (zazwyczaj polikrzemo w większości rodzajów pamięci flash) lub nieprzewodzące (jak w SONOS pamięć flash).^[61]

W pamięci flash każda komórka pamięci przypomina standard metal – tlenek – półprzewodnikowy tranzystor polowy (MOSFET) z tym wyjątkiem, że tranzystor ma dwie bramy zamiast jednej. Komórki mogą być postrzegane jako przełącznik elektryczny, w którym prąd przepływa między dwoma zaciskami (źródło i odpływ) i jest kontrolowany przez pływającą bramę (FG) i bramę sterującą (CG). CG jest podobny do bramy w innych tranzystorach MOS, ale poniżej znajduje się FG izolowany dookoła warstwą tlenku. FG jest wstawiany między CG a kanałem MOSFET. Ponieważ FG jest izolowany elektrycznie przez warstwę izolacyjną, umieszczone na nim elektrony są uwięzione. Gdy FG jest naładowane elektronami, ładunek ten ekrany . pole elektryczne z CG, zwiększając w ten sposób napięcie progowe (V_T.) komórki. Oznacza to, że V._T. komórki można zmienić między nienaładowane napięcie progowe FG (V_T1) i wyższy naładowane napięcie progowe FG (V_T2) poprzez zmianę opłaty FG. Aby odczytać wartość z ogniwa, napięcie pośrednie (V_ja) między V._T1 i V._T2 jest stosowany do CG. Jeśli kanał prowadzi w V._ja, FG musi być nieobciążony (gdyby został naładowany, nie byłoby przewodzenia, ponieważ V._ja jest mniejszy niż V._T2). Jeśli kanał nie prowadzi w V._ja, oznacza to, że FG jest naładowany. Wartość binarna komórki jest wykrywana przez ustalenie, czy prąd przepływa przez tranzystor, gdy V._ja jest potwierdzony na CG. W wielopoziomowym urządzeniu komórkowym, które przechowuje więcej niż jedno trochę na komórkę wykrywana jest ilość przepływu prądu (a nie tylko jego obecność lub brak), aby dokładniej określić poziom ładunku na FG.

Pływające bramy MOSFET są tak nazwane, ponieważ między pływającą bramą a krzemem znajduje się elektrycznie izolująca warstwa tlenku tunelu, więc brama „unosi się” nad krzemem. Tlenek utrzymuje elektrony ograniczone do pływającej bramy. Degradacja lub zużycie (i ograniczona wytrzymałość pływającej pamięci Flash) występuje z powodu wyjątkowo wysokiej pole elektryczne (10 milionów woltów na centymetr) doświadczany przez tlenek. Tak wysokie gęstości napięcia mogą z czasem zerwać wiązania atomowe w stosunkowo cienkim tlenku, stopniowo degradując jego właściwości izolacyjne elektrycznie i pozwalając na uwięzienie elektronów i swobodne przejście (wyciek) z pływającej bramy do tlenku, zwiększając prawdopodobieństwo utraty danych ponieważ elektrony (których ilość służy do reprezentowania różnych poziomów ładunku, każdy przypisany do innej kombinacji bitów w MLC Flash) zwykle znajduje się w bramce pływającej. Dlatego zatrzymywanie danych spada, a ryzyko utraty danych rośnie wraz ze wzrostem degradacji.^{[62][63][37][64][65]}Tlenek krzemu w komórce ulega degradacji przy każdej operacji wymazywania. Degradacja zwiększa ilość ładunku ujemnego w ogniwie w czasie z powodu uwięzionych elektronów w tlenku i neguje część napięcia bramki sterującej, co z czasem powoduje również spowolnienie kasowania ogniwa, dzięki czemu zachowuje wydajność i niezawodność układu NAND , komórka musi zostać wycofana z użycia. Wytrzymałość zmniejsza się również wraz z liczbą bitów w komórce. Przy większej liczbie bitów w ogniwie liczba możliwych stanów (każdy reprezentowany przez inny poziom napięcia) w ogniwie wzrasta i jest bardziej wrażliwa na napięcia używane do programowania. Napięcia można regulować w celu skompensowania degradacji tlenku krzemu, a wraz ze wzrostem liczby bitów rośnie również liczba możliwych stanów, a zatem komórka jest mniej tolerancyjna na korekty napięć programowania,ponieważ między poziomami napięcia, które określają każdy stan w ogniwie, jest mniej miejsca.^[66]

Nazywa się proces przenoszenia elektronów z bramy kontrolnej do pływającej bramy Tunelowanie Fowler – Nordheimi zasadniczo zmienia charakterystykę ogniwa, zwiększając napięcie progowe MOSFET. To z kolei zmienia prąd źródłowy drenażu, który przepływa przez tranzystor dla danego napięcia bramki, które jest ostatecznie wykorzystywane do kodowania wartości binarnej. Efekt tunelowania Fowler-Nordheim jest odwracalny, więc elektrony można dodawać lub usuwać z pływającej bramy, procesy tradycyjnie znane jako pisanie i kasowanie.^[67]

Pomimo potrzeby stosunkowo wysokich napięć programowania i usuwania, praktycznie wszystkie układy flash wymagają dziś tylko jednego napięcia zasilania i wytwarzają wysokie napięcia wymagane przy użyciu układu pompy ładowania.

Ponad połowa energii zużywanej przez układ flash 1.8 V-NAND jest tracona w samej pompie ładującej. Od konwertery boost są z natury bardziej wydajne niż pompy ładowania, opracowują naukowcy niska moc Dyski SSD zaproponowały powrót do podwójnych napięć zasilania Vcc / Vpp stosowanych we wszystkich wczesnych układach flash, napędzając wysokie napięcie Vpp dla wszystkich układów flash na dysku SSD za pomocą jednego wspólnego zewnętrznego przetwornika wzmocnienia.^{[68][69][70][71][72][73][74][75]}

W statkach kosmicznych i innych środowiskach o wysokim promieniowaniu pompa ładująca na chipie jest pierwszą częścią układu flash, która uległa awarii, chociaż pamięci flash będą nadal działać – w trybie tylko do odczytu – przy znacznie wyższych poziomach promieniowania.^[76]

W pamięci flash NOR każda komórka ma jeden koniec podłączony bezpośrednio do ziemi, a drugi koniec podłączony bezpośrednio do linii bitowej. Ten układ nazywa się „NOR flash”, ponieważ działa jak Brama NOR: gdy jeden z wierszy słowa (podłączony do CG komórki) zostanie podniesiony wysoko, odpowiedni tranzystor pamięci działa, aby pociągnąć linię bitu wyjściowego na niskim poziomie. NOR flash jest nadal technologią z wyboru dla aplikacji wbudowanych wymagających dyskretnego nieulotnego urządzenia pamięci.^{[potrzebne cytowanie]} Niskie opóźnienia odczytu charakterystyczne dla urządzeń NOR pozwalają zarówno na bezpośrednie wykonanie kodu, jak i przechowywanie danych w jednym produkcie pamięciowym.^[77]

Jednopoziomowe ogniwo flash NOR w stanie domyślnym jest logicznie równoważne binarnej wartości „1”, ponieważ prąd przepływa przez kanał przy zastosowaniu odpowiedniego napięcia do bramki sterującej, tak że napięcie linii bitowej jest obniżane. Komórkę flash NOR można zaprogramować lub ustawić na binarną wartość „0”, zgodnie z następującą procedurą:

• podwyższone napięcie (zwykle >5 V) jest stosowane do CG
• kanał jest teraz włączony, więc elektrony mogą przepływać ze źródła do odpływu (zakładając tranzystor NMOS)
• prąd drenażowy źródła jest wystarczająco wysoki, aby niektóre elektrony o wysokiej energii przeskoczyły przez warstwę izolacyjną na FG, w procesie zwanym wtrysk gorącego elektronu.

Aby usunąć ogniwo flash NOR (przywracając je do stanu „1”), duże napięcie przeciwnej biegunowości jest stosowany między CG a terminalem źródłowym, odciągając elektrony od FG przez Tunelowanie Fowler – Nordheim (Tunelowanie FN).^[78] Jest to znane jako usunięcie źródła ujemnego źródła bramki. Nowsze pamięci NOR można usunąć za pomocą ujemnego wymazywania kanału bramy, co powoduje przebicie wiersza w bloku komórki pamięci NOR i studzienki P bloku komórki pamięci, aby umożliwić tunelowanie FN, usuwając blok komórki. Starsze pamięci używały wymazywania źródła, w którym do źródła przyłożono wysokie napięcie, a następnie elektrony z FG przeniesiono do źródła.^[79][80] Nowoczesne układy pamięci flash NOR są podzielone na segmenty wymazywania (często nazywane blokami lub sektorami). Operację usuwania można wykonać tylko blokowo; wszystkie komórki w segmencie kasowania muszą zostać usunięte razem.^[81] Programowanie komórek NOR można jednak zazwyczaj wykonywać pojedynczo lub słowo.

Używa również lampy błyskowej NAND tranzystory pływające, ale są połączone w sposób przypominający Brama NAND: kilka tranzystorów jest połączonych szeregowo, a linia bitowa jest naciągana nisko tylko wtedy, gdy wszystkie linie słów są naciągnięte wysoko (powyżej V tranzystorów)_T.). Grupy te są następnie łączone za pomocą niektórych dodatkowych tranzystorów z tablicą linii bitów w stylu NOR w taki sam sposób, jak pojedyncze tranzystory są połączone w pamięci flash NOR.

W porównaniu z lampą błyskową NOR zastąpienie pojedynczych tranzystorów grupami połączonymi szeregowo dodaje dodatkowy poziom adresowania. Podczas gdy pamięć flash NOR może adresować pamięć według strony, a następnie słowa, pamięć flash NAND może adresować ją według strony, słowa i bitu. Adresowanie na poziomie bitowym pasuje do aplikacji szeregowych bitów (takich jak emulacja dysku twardego), które uzyskują dostęp tylko jeden bit na raz. Wykonaj na miejscu z drugiej strony aplikacje wymagają jednoczesnego dostępu do każdego słowa. Wymaga to adresowania na poziomie słowa. W każdym razie możliwe są zarówno tryby adresowania bitów, jak i słów za pomocą lampy błyskowej NOR lub NAND.

Aby odczytać dane, najpierw wybierana jest żądana grupa (w taki sam sposób, w jaki pojedynczy tranzystor jest wybierany z tablicy NOR). Następnie większość wierszy słów jest podciągnięta powyżej V._T2, podczas gdy jeden z nich jest podciągnięty do V._ja. Grupa serii przeprowadzi (i pociągnie linię bitu nisko), jeśli wybrany bit nie został zaprogramowany.

Pomimo dodatkowych tranzystorów redukcja przewodów uziemiających i linii bitowych pozwala na gęstszy układ i większą pojemność na chip. (Przewody uziemiające i linie bitów są w rzeczywistości znacznie szersze niż linie na schematach). Ponadto flash NAND zazwyczaj może zawierać pewną liczbę błędów (flash NOR, jak jest używany w przypadku BIOS Oczekuje się, że ROM będzie bezbłędny). Producenci starają się zmaksymalizować ilość użytecznego miejsca do przechowywania, zmniejszając rozmiar tranzystorów lub ogniw, jednak przemysł może tego uniknąć i osiągnąć wyższą gęstość przechowywania na matrycę, stosując 3D NAND, który układa komórki jeden na drugim.

Komórki flash NAND są odczytywane przez analizę ich odpowiedzi na różne napięcia.^[64]

Zastosowania pamięci flash NAND wtrysk tunelu do pisania i uwolnienie tunelu do usuwania. Pamięć flash NAND stanowi rdzeń wyjmowanego USB urządzenia pamięci znane jako Dyski flash USB, a także większość karta pamięci formaty i dyski półprzewodnikowe dostępne dzisiaj.

Hierarchiczna struktura lampy błyskowej NAND zaczyna się na poziomie komórki, która ustanawia ciągi, a następnie strony, bloki, płaszczyzny i ostatecznie matrycę. Ciąg to seria połączonych komórek NAND, w których źródło jednej komórki jest połączone z odpływem następnej. W zależności od technologii NAND ciąg zwykle składa się z 32 do 128 komórek NAND. Struny są zorganizowane w strony, które są następnie zorganizowane w bloki, w których każdy ciąg jest połączony z osobną linią zwaną linią bitową. Wszystkie komórki o tej samej pozycji w ciągu są połączone bramami kontrolnymi za pomocą wiersza słownego. Płaszczyzna zawiera pewną liczbę bloków połączonych tą samą linią bitową. Matryca flash składa się z jednej lub więcej płaszczyzn i obwodów peryferyjnych, które są potrzebne do wykonywania wszystkich operacji odczytu, zapisu i kasowania.

Architektura pamięci flash NAND oznacza, że dane można odczytać i zaprogramować (zapisać) na stronach, zwykle o wielkości od 4 KiB do 16 KiB, ale można je usunąć tylko na poziomie całych bloków składających się z wielu stron. Po usunięciu bloku wszystkie komórki są logicznie ustawione na 1. Dane można zaprogramować tylko w jednym przejściu do strony w skasowanym bloku. Proces programowania ustawia jedną lub więcej komórek od 1 do 0. Wszelkie komórki, które zostały ustawione na 0 przez programowanie, można zresetować do 1 tylko przez usunięcie całego bloku. Oznacza to, że zanim nowe dane będą mogły zostać zaprogramowane na stronie, która już zawiera dane, bieżąca zawartość strony oraz nowe dane muszą zostać skopiowane na nową, skasowaną stronę. Jeśli dostępna jest odpowiednia skasowana strona, dane można do niej natychmiast zapisać. Jeśli nie jest dostępna usunięta strona,blok musi zostać usunięty przed skopiowaniem danych na stronę w tym bloku. Stara strona jest następnie oznaczana jako nieprawidłowa i jest dostępna do usuwania i ponownego użycia.^[82] Różni się to od systemu operacyjnego LBA zobacz na przykład, czy system operacyjny zapisuje 1100 0011 na urządzeniu pamięci flash (takim jak SSD), dane faktycznie zapisane w pamięci flash mogą wynosić 0011 1100.

Pamięć pionowa NAND (V-NAND) lub 3D NAND układa komórki pamięci w pionie i używa flash pułapki ładowania architektura. Warstwy pionowe umożliwiają większe gęstości bitów powierzchniowych bez konieczności mniejszych pojedynczych komórek.^[83] Jest również sprzedawany pod znakiem towarowym BiCS Flash, który jest znakiem towarowym Kioxia Corporation (wcześniej Toshiba Memory Corporation). 3D NAND został po raz pierwszy ogłoszony przez Toshiba w 2007 r.^[45] V-NAND został po raz pierwszy komercyjnie wyprodukowany przez Samsung Electronics w 2013 r.^{[46][47][84][85]}

V-NAND używa flash pułapki ładowania geometria (która została wprowadzona na rynek w 2002 r AMD i Fujitsu)^[44] które przechowują opłaty w osadzie azotek krzemu film. Taki film jest bardziej odporny na wady punktowe i może być grubszy, aby pomieścić większą liczbę elektronów. V-NAND owija płaską komórkę pułapki ładunku w postać cylindryczną.^[83] Począwszy od 2020 r. Pamięci flash 3D NAND firmy Micron i Intel zamiast tego używają pływających bram, jednak warstwa Micron 128 i pamięci 3D NAND używają konwencjonalnej struktury pułapki ładowania, ze względu na rozwiązanie partnerstwa między Micron i Intelem. Błysk pułapki ładowania 3D NAND jest cieńszy niż pływająca brama 3D NAND. W pływającej bramce 3D NAND komórki pamięci są całkowicie oddzielone od siebie, podczas gdy w pułapce ładowania 3D NAND pionowe grupy komórek pamięci dzielą ten sam materiał azotku krzemu.^[86]

Pojedyncza komórka pamięci składa się z jednej płaskiej warstwy polikrzemu zawierającej otwór wypełniony wieloma koncentrycznymi cylindrami pionowymi. Polikrzemowa powierzchnia otworu działa jak elektroda bramkowa. Zewnętrzny cylinder z dwutlenkiem krzemu działa jak dielektryk bramkowy, zamykając cylinder z azotku krzemu, który przechowuje ładunek, z kolei zamykając cylinder z dwutlenkiem krzemu jako dielektryk tunelowy otaczający centralny pręt przewodzącego polikrzemu, który działa jak kanał przewodzący.^[83]

Komórki pamięci w różnych warstwach pionowych nie zakłócają się nawzajem, ponieważ ładunki nie mogą przemieszczać się pionowo przez czynnik magazynujący azotek krzemu, a pola elektryczne związane z bramami są ściśle ograniczone w każdej warstwie. Kolekcja pionowa jest elektrycznie identyczna z grupami szeregowymi, w których skonfigurowana jest konwencjonalna pamięć flash NAND.^[83] Istnieje również układanie ciągów, które buduje kilka tablic pamięci NAND 3D lub „wtyczek”^[87] osobno, ale ułożone razem, aby stworzyć produkt z większą liczbą warstw 3D NAND na jednej matrycy. Często układane są dwie lub 3 tablice. Niewspółosiowość między wtyczkami jest rzędu od 30 do 10 nm.^[53][88][89]

Wzrost grupy komórek V-NAND zaczyna się od naprzemiennego stosu przewodzących (domieszkowanych) warstw polikrzemu i izolujących warstw dwutlenku krzemu.^[83]

Następnym krokiem jest utworzenie cylindrycznego otworu przez te warstwy. W praktyce 128 Gbit Układ V-NAND z 24 warstwami komórek pamięci wymaga około 2,9 miliarda takich dziur. Następnie wewnętrzna powierzchnia otworu otrzymuje wiele powłok, najpierw dwutlenek krzemu, następnie azotek krzemu, a następnie drugą warstwę dwutlenku krzemu. Na koniec otwór jest wypełniony przewodzącym (domieszkowanym) polikrzem.^[83]

Od 2013 r. Architektura flash V-NAND umożliwia operacje odczytu i zapisu dwa razy szybciej niż konwencjonalny NAND i może trwać do 10 razy dłużej, zużywając o 50 procent mniej energii. Oferują porównywalną fizyczną gęstość bitów przy użyciu litografii 10 nm, ale mogą być w stanie zwiększyć gęstość bitów nawet o dwa rzędy wielkości, biorąc pod uwagę użycie V-NAND do kilkuset warstw.^[83] Od 2020 r. Samsung opracowuje układy V-NAND ze 160 warstwami.^[90] Wraz ze wzrostem liczby warstw pojemność i wytrzymałość pamięci flash mogą zostać zwiększone.

Koszt płytki 3D NAND jest porównywalny ze zmniejszonym (32 nm lub mniej) płaskim błyskiem NAND.^[91] Jednak przy zatrzymaniu skalowania płaskiego NAND przy 16 nm redukcja kosztu na bit może być kontynuowana przez 3D NAND, zaczynając od 16 warstw. Jednak ze względu na niepionową ścianę boczną otworu wyrytego przez warstwy; nawet niewielkie odchylenie prowadzi do minimalnego kosztu bitu, tj. minimalnej równoważnej reguły projektowej (lub maksymalnej gęstości) dla danej liczby warstw; ta minimalna liczba warstw kosztu bitu maleje dla mniejszej średnicy otworu.^[92]

Jednym z ograniczeń pamięci flash jest to, że można ją usunąć tylko blok na raz. Zasadniczo ustawia wszystkie bity w bloku na 1. Począwszy od świeżo skasowanego bloku, można zaprogramować dowolną lokalizację w tym bloku. Jednak po ustawieniu bitu na 0, tylko poprzez usunięcie całego bloku można go zmienić z powrotem na 1. Innymi słowy, pamięć flash (szczególnie pamięć flash NOR) oferuje operacje odczytu i programowania o swobodnym dostępie, ale nie oferuje dowolnych operacji przepisywania lub usuwania losowego dostępu. Lokalizację można jednak przepisać, o ile 0 bitów nowej wartości stanowi nadzbiór nadpisanych wartości. Na przykład a skubać wartość można usunąć do 1111, a następnie zapisać jako 1110. Kolejne zapisy do tego skubka mogą zmienić go na 1010, następnie 0010, a na koniec 0000. Zasadniczo wymazanie ustawia wszystkie bity na 1, a programowanie może wyczyścić tylko bity na 0.^[93] Niektóre systemy plików zaprojektowane dla urządzeń flash wykorzystują tę funkcję przepisywania, na przykład Yaffs1, aby reprezentować metadane sektorowe. Inne systemy plików flash, takie jak YAFFS2, nigdy nie korzystaj z tej funkcji „przepisu” — wykonują dużo dodatkowej pracy, aby spełnić zasadę „pisz raz”.

Chociaż struktur danych w pamięci flash nie można aktualizować w całkowicie ogólny sposób, pozwala to członkom na „usunięcie” poprzez oznaczenie ich jako nieprawidłowych. Ta technika może wymagać modyfikacji komórka wielopoziomowa urządzenia, w których jedna komórka pamięci zawiera więcej niż jeden bit.

Typowe urządzenia flash, takie jak Dyski flash USB a karty pamięci zapewniają tylko interfejs na poziomie bloku, lub warstwa tłumacząca flash (FTL), który za każdym razem zapisuje w innej komórce, aby wyrównać zużycie urządzenia. Zapobiega to stopniowemu zapisywaniu w bloku; pomaga to jednak przedwcześnie zużywać urządzenie przez intensywne wzorce zapisu.

Dane przechowywane w komórkach flash są stale tracone z powodu detrapowania elektronów^{[potrzebna definicja]}. Tempo strat rośnie wykładniczo jako temperatura bezwzględna zwiększa. Na przykład: W przypadku lampy błyskowej NOR 45 nm po 1000 godzinach strata napięcia progowego (Vt) przy 25 ° Celsjusza jest o połowę mniejsza niż przy 90 ° Celsjusza.^[94]

Innym ograniczeniem jest to, że pamięć flash ma skończoną liczbę cykli kasowania programu – (zwykle zapisywanych jako cykle P / E).^[95][96] Technologia Micron i Sun Microsystems ogłosił układ pamięci flash SLC NAND o wartości 1 000 000 cykli P / E w dniu 17 grudnia 2008 r.^[97]

Gwarantowana liczba cykli może mieć zastosowanie tylko do bloku zero (jak ma to miejsce w przypadku TSOP Urządzenia NAND) lub do wszystkich bloków (jak w NOR). Efekt ten jest łagodzony w niektórych sterownikach oprogramowania układowego lub sterownikach systemu plików poprzez zliczanie zapisów i dynamiczne mapowanie bloków w celu rozłożenia operacji zapisu między sektorami; ta technika nazywa się poziomowanie zużycia. Innym podejściem jest weryfikacja zapisu i ponowne mapowanie w sektorach zapasowych w przypadku niepowodzenia zapisu, technika zwana zły blok zarządzanie (BBM). W przypadku przenośnych urządzeń konsumenckich te techniki zarządzania zużyciem zwykle wydłużają żywotność pamięci flash poza żywotność samego urządzenia, a niektóre utraty danych mogą być dopuszczalne w tych aplikacjach. Jednak w przypadku przechowywania danych o wysokiej niezawodności nie zaleca się używania pamięci flash, która musiałaby przejść dużą liczbę cykli programowania. Ograniczenie to istnieje również w przypadku aplikacji „tylko do odczytu”, takich jak szczupli klienci i routery, które są zaprogramowane tylko raz lub najwyżej kilka razy w ciągu ich życia, z powodu czytać niepokój (patrz poniżej).

W grudniu 2012 r. Tajwańscy inżynierowie z Macronix ujawnili zamiar ogłoszenia na Międzynarodowym Spotkaniu Urządzeń Elektronowych IEEE w 2012 r., Że wymyślili, jak ulepszyć cykle odczytu / zapisu pamięci flash NAND z 10 000 do 100 milionów cykli za pomocą „samoleczenia” proces wykorzystujący układ flash z „grzewaczami pokładowymi, które mogłyby wyżalić” małe grupy komórek pamięci.^[98] Wbudowane wyżarzanie termiczne miało zastąpić zwykły cykl wymazywania lokalnym procesem wysokotemperaturowym, który nie tylko usunął zmagazynowany ładunek, ale także naprawił naprężenie wywołane elektronami w układzie, dając cykle zapisu co najmniej 100 milionów.^[99] Rezultatem miał być układ, który można wymazać i przepisać w kółko, nawet jeśli teoretycznie powinien się załamać. Choć przełom Macronixa mógł być obiecujący dla branży mobilnej, nie było jednak planów, aby produkt komercyjny z tą funkcją został wydany w najbliższej przyszłości.^[100]

Metoda zastosowana do odczytu pamięci flash NAND może powodować, że pobliskie komórki w tym samym bloku pamięci zmieniają się w czasie (zostają zaprogramowane). Jest to znane jako zaburzenie odczytu. Próg liczby odczytów znajduje się na ogół w setkach tysięcy odczytów między interwencjami usuwania. Jeśli odczyt będzie ciągły z jednej komórki, komórka ta nie zawiedzie, ale jedna z otaczających komórek będzie w kolejnym odczycie. Aby uniknąć problemu zakłócenia odczytu, kontroler flash zazwyczaj zlicza całkowitą liczbę odczytów do bloku od ostatniego skasowania. Gdy liczba przekroczy limit docelowy, dotknięty blok zostanie skopiowany do nowego bloku, usunięty, a następnie zwolniony do puli bloków. Oryginalny blok jest tak dobry jak nowy po kasowaniu. Jeśli jednak kontroler flash nie interweniuje na czas, czytać niepokój wystąpi błąd z możliwą utratą danych, jeśli błędy są zbyt liczne, aby je poprawić kod korygujący błędy.^{[101][102][103]}

Większość flashowych układów scalonych wchodzi tablica siatki kulkowej Pakiety (BGA), a nawet te, które nie są często montowane na płytce drukowanej obok innych pakietów BGA. Po Montaż PCB, deski z pakietami BGA są często prześwietlane, aby sprawdzić, czy kulki wykonują odpowiednie połączenia z odpowiednią podkładką, czy też BGA potrzebuje przeróbka. Te promienie rentgenowskie mogą usuwać zaprogramowane bity w układzie flash (konwertować zaprogramowane bity „0” na usunięte bity „1”). Promienie rentgenowskie nie mają wpływu na usunięte bity („1” bity).^[104][105]

Niektórzy producenci produkują teraz SD odporny na promieniowanie rentgenowskie^[106] i USB^[107] urządzenia pamięciowe.

Interfejs niskiego poziomu do układów pamięci flash różni się od interfejsu innych typów pamięci, takich jak DRAM, RZYM, i EEPROM, które obsługują zmienność bitów (zarówno od zera do jednego, jak i od jednego do zera) oraz losowy dostęp dostęp zewnętrzny autobusy adresowe.

Pamięć NOR ma zewnętrzną magistralę adresową do odczytu i programowania. W przypadku pamięci NOR odczyt i programowanie mają dostęp losowy, a odblokowywanie i kasowanie są blokowe. W przypadku pamięci NAND czytanie i programowanie odbywa się na stronie, a odblokowywanie i kasowanie odbywa się blokowo.

Odczyt z pamięci flash NOR jest podobny do odczytu z pamięci o dostępie swobodnym, pod warunkiem, że adres i magistrala danych są poprawnie odwzorowane. Z tego powodu większość mikroprocesorów może używać pamięci flash NOR jako wykonać na miejscu Pamięć (XIP),^[108] co oznacza, że programy przechowywane w pamięci flash NOR mogą być wykonywane bezpośrednio z pamięci flash NOR bez konieczności kopiowania do pamięci RAM. Lampa błyskowa NOR może być zaprogramowana w sposób losowy podobny do czytania. Programowanie zmienia bity z logicznego na zero. Bity, które są już zerowe, pozostają niezmienione. Wymazywanie musi odbywać się pojedynczo i resetuje wszystkie bity w skasowanym bloku z powrotem do jednego. Typowe rozmiary bloków to 64, 128 lub 256 KiB.

Złe zarządzanie blokami to stosunkowo nowa funkcja w układach NOR. W starszych urządzeniach NOR, które nie obsługują złego zarządzania blokami, oprogramowania lub sterownik urządzenia kontrolowanie układu pamięci musi być poprawne dla bloków, które się zużywają, w przeciwnym razie urządzenie przestanie działać niezawodnie.

Konkretne polecenia używane do blokowania, odblokowywania, programowania lub usuwania pamięci NOR różnią się dla każdego producenta. Aby uniknąć konieczności posiadania unikalnego oprogramowania sterownika dla każdego wyprodukowanego urządzenia, specjalnego Wspólny interfejs pamięci flash Polecenia (CFI) pozwalają urządzeniu zidentyfikować się i jego krytyczne parametry operacyjne.

Oprócz zastosowania jako pamięci ROM o dostępie swobodnym, pamięć flash NOR może być również używana jako urządzenie pamięci masowej, wykorzystując programowanie o dostępie swobodnym. Niektóre urządzenia oferują funkcję odczytu podczas zapisu, dzięki czemu kod jest kontynuowany nawet podczas działania programu lub wymazywania w tle. W przypadku sekwencyjnego zapisu danych układy flash NOR zwykle mają wolne prędkości zapisu w porównaniu z lampą błyskową NAND.

Typowy błysk NOR nie wymaga kod korygujący błąd.^[109]

Architektura flash NAND została wprowadzona przez Toshibę w 1989 roku.^[110] Dostęp do tych wspomnień jest podobny blokuj urządzenia, takie jak dyski twarde. Każdy blok składa się z kilku stron. Strony mają zazwyczaj 512,^[111] Rozmiar 2048 lub 4096 bajtów. Z każdą stroną jest kilka bajtów (zwykle 1/32 rozmiaru danych), które można wykorzystać do przechowywania kod korygujący błąd (ECC) suma kontrolna.

Typowe rozmiary bloków obejmują:

• 32 strony po 512 + 16 bajtów każda dla rozmiaru bloku (efektywnego) 16 KiB
• 64 strony po 2048 + 64 bajtów każda dla rozmiaru bloku 128 KiB^[112]
• 64 strony po 4096 + 128 bajtów każda dla rozmiaru bloku 256 KiB^[113]
• 128 stron po 4096 + 128 bajtów każda dla rozmiaru bloku 512 KiB.

Nowoczesna lampa błyskowa NAND może usunąć rozmiar bloku od 1 MiB do 128 MiB. Podczas gdy czytanie i programowanie odbywa się na podstawie strony, usuwanie można wykonać tylko na zasadzie blokowej.^[114] Ponieważ zmiana komórki z 0 na 1 musi usunąć cały blok, a nie tylko zmodyfikować niektóre strony, więc modyfikacja danych bloku może wymagać procesu odczytu-wymazywania-zapisu, a nowe dane są faktycznie przenoszone do innego bloku. Ponadto na NVM Express SSD strefowych przestrzeni nazw, zwykle używa rozmiaru bloku flash jako rozmiaru strefy.

Urządzenia NAND wymagają również złego zarządzania blokami przez oprogramowanie sterownika urządzenia lub osobne kontroler żeton. Niektóre karty SD, na przykład, zawierają obwody kontrolera do wykonywania złego zarządzania blokami i poziomowanie zużycia. Gdy blok logiczny jest dostępny za pomocą oprogramowania wysokiego poziomu, jest on mapowany na blok fizyczny przez sterownik urządzenia lub kontroler. Wiele bloków w układzie flash można odłożyć na bok, aby przechowywać tabele mapowania w celu radzenia sobie ze złymi blokami, lub system może po prostu sprawdzić każdy blok przy włączaniu, aby utworzyć złą mapę bloków w pamięci RAM. Ogólna pojemność pamięci stopniowo maleje, ponieważ więcej bloków jest oznaczonych jako złe.

NAND polega na ECC w celu kompensacji bitów, które mogą spontanicznie ulec awarii podczas normalnej pracy urządzenia. Typowy ECC poprawi błąd jednobitowy w każdym 2048 bitach (256 bajtów) przy użyciu 22 bitów ECC lub błąd jednobitowy w każdym 4096 bitach (512 bajtów) przy użyciu 24 bitów ECC.^[115] Jeśli ECC nie może poprawić błędu podczas odczytu, może nadal wykryć błąd. Podczas wykonywania operacji usuwania lub programowania urządzenie może wykryć bloki, które nie zaprogramowują lub nie usuwają, i oznaczyć je źle. Dane są następnie zapisywane w innym, dobrym bloku, a mapa złego bloku jest aktualizowana.

Kody musujące są najczęściej używanym ECC do lampy błyskowej SLC NAND. Kody Reed-Solomon i Kody BCH (Kody Bose-Chaudhuri-Hocquenghem) są powszechnie używane ECC dla lampy błyskowej MLC NAND. Niektóre układy flash MLC NAND wewnętrznie generują odpowiednie kody korekcji błędów BCH.^[109]

Większość urządzeń NAND jest wysyłana z fabryki z kilkoma złymi blokami. Są one zazwyczaj oznaczane zgodnie z określoną strategią złego oznaczania bloku. Pozwalając na złe bloki, producenci osiągają znacznie wyższe wyniki plony byłoby to możliwe, gdyby wszystkie bloki musiały zostać zweryfikowane jako dobre. To znacznie zmniejsza koszty flash NAND i tylko nieznacznie zmniejsza pojemność części.

Podczas wykonywania oprogramowania z pamięci NAND, pamięć wirtualna często stosowane są strategie: najpierw musi być zawartość pamięci przywołany lub skopiowane do pamięci RAM i tam wykonane (prowadzące do wspólnej kombinacji pamięci RAM +). A jednostka zarządzania pamięcią (MMU) w systemie jest pomocny, ale można to również osiągnąć za pomocą nakładki. Z tego powodu niektóre systemy będą używać kombinacji pamięci NOR i NAND, w których mniejsza pamięć NOR jest używana jako programowa pamięć ROM, a większa pamięć NAND jest dzielona z systemem plików do użytku jako nieulotny obszar przechowywania danych.

NAND poświęca losowy dostęp i wykonanie na miejscu zalet NOR. NAND najlepiej nadaje się do systemów wymagających przechowywania danych o dużej pojemności. Oferuje wyższe gęstości, większe pojemności i niższe koszty. Ma szybsze kaucje, sekwencyjne zapisy i sekwencyjne odczyty.

Grupa o nazwie Grupa robocza ds. Otwartego interfejsu NAND Flash (ONFI) opracował znormalizowany interfejs niskiego poziomu dla układów flash NAND. Umożliwia to interoperacyjność między zgodnymi urządzeniami NAND różnych dostawców. Specyfikacja ONFI wersja 1.0^[116] został wydany 28 grudnia 2006 r. Określa:

• Standardowy interfejs fizyczny (pinout) dla NAND flash w TSOP-48, WSOP-48, LGA-52, oraz BGA-63 pakiety
• Standardowy zestaw poleceń do odczytu, zapisu i usuwania układów flash NAND
• Mechanizm samoidentyfikacji (porównywalny z wykrywanie obecności szeregowej funkcja modułów pamięci SDRAM)

Grupa ONFI jest wspierana przez głównych producentów flash NAND, w tym Hynix, Intel, Technologia Micron, i Numonyx, a także przez głównych producentów urządzeń zawierających układy flash NAND.^[117]

Dwóch głównych producentów urządzeń flash, Toshiba i Samsung, zdecydowali się użyć interfejsu własnego projektu znanego jako Toggle Mode (a teraz Toggle). Ten interfejs nie jest kompatybilny pin-to-pin ze specyfikacją ONFI. W rezultacie produkt zaprojektowany dla urządzeń jednego dostawcy może nie być w stanie korzystać z urządzeń innego dostawcy.^[118]

Grupa dostawców, w tym Intel, Dell, i Microsoft, utworzył Nielotny interfejs kontrolera hosta pamięci Grupa robocza (NVMHCI).^[119] Celem grupy jest zapewnienie standardowego oprogramowania i interfejsów programowania sprzętowego dla nielotnych podsystemów pamięci, w tym urządzenia „flash cache” podłączonego do PCI Express autobus.

Lampa błyskowa NOR i NAND różnią się na dwa ważne sposoby:

• Połączenia poszczególnych komórek pamięci są różne.^[120]
• Interfejs do odczytu i zapisu pamięci jest inny; NOR pozwala losowy dostęp^[121] ponieważ może być adresowalny bajt lub adresowalny, a słowa mają na przykład długość 32 bitów,^{[122][123][124]} podczas gdy NAND zezwala tylko na dostęp do strony.^[125]

NOR^[126] a flash NAND uzyskuje swoje nazwy ze struktury połączeń między komórkami pamięci.^{[potrzebne cytowanie]} W pamięci flash NOR komórki są połączone równolegle do linii bitów, umożliwiając odczyt i zaprogramowanie komórek indywidualnie.^[127] Równoległe połączenie komórek przypomina równoległe połączenie tranzystorów w bramie CMOS NOR.^[128] W pamięci flash NAND komórki są połączone szeregowo,^[127] przypominające bramę CMOS NAND. Połączenia szeregowe zużywają mniej miejsca niż połączenia równoległe, co zmniejsza koszt błysku NAND.^[127] Sam w sobie nie uniemożliwia indywidualnego odczytu i zaprogramowania komórek NAND.^{[potrzebne cytowanie]}

Każda komórka flash NOR jest większa niż komórka flash NAND – 10 F.²⁾ vs 4 F.²⁾ – nawet przy użyciu dokładnie tego samego wytwarzanie urządzeń półprzewodnikowych i tak każdy tranzystor, kontakt itp. ma dokładnie taki sam rozmiar –, ponieważ komórki flash NOR wymagają osobnego kontaktu metalu dla każdej komórki.^[129][130]

Ze względu na połączenie szeregowe i usunięcie kontaktów wordline, duża siatka komórek pamięci flash NAND zajmie być może tylko 60% powierzchni równoważnych komórek NOR^[131] (zakładając to samo CMOS rozdzielczość procesu, na przykład 130 nm, 90 nm lub 65 nm). Projektanci NAND Flash zdali sobie sprawę, że obszar układu NAND, a tym samym koszt, można dodatkowo zmniejszyć, usuwając obwód adresu zewnętrznego i magistrali danych. Zamiast tego urządzenia zewnętrzne mogłyby komunikować się z NAND flash za pomocą sekwencyjnych rejestrów poleceń i danych, które wewnętrznie pobierałyby i wysyłały niezbędne dane. Ten wybór projektu uniemożliwił losowy dostęp do pamięci flash NAND, ale celem lampy błyskowej NAND była wymiana mechaniczna dyski twarde, nie zastępować ROM.

Pierwszy GSM telefony i wiele telefony z funkcjami miał pamięć flash NOR, z której instrukcje procesora mogły być wykonywane bezpośrednio w architekturze wykonywanej na miejscu i pozwalały na krótkie czasy uruchamiania. W przypadku smartfonów przyjęto pamięć flash NAND, ponieważ ma ona większe pojemności pamięci i niższe koszty, ale powoduje dłuższy czas uruchamiania, ponieważ instrukcji nie można wykonać bezpośrednio z niej i należy je najpierw skopiować do pamięci RAM przed wykonaniem.^[132]

Wytrzymałość zapisu lampy błyskowej NOR z ruchomą bramą SLC jest zwykle równa lub większa niż w przypadku lampy błyskowej NAND, podczas gdy pamięć flash MLC NOR i NAND mają podobne możliwości wytrzymałościowe. Podano przykłady ocen cyklu wytrzymałości wymienionych w arkuszach danych dla pamięci flash NAND i NOR, a także w urządzeniach pamięci masowej wykorzystujących pamięć flash.^[134]

Jednak stosując określone algorytmy i paradygmaty projektowe, takie jak poziomowanie zużycia i nadmiar pamięciwytrzymałość systemu pamięci masowej można dostroić, aby spełnić określone wymagania.^[165]

Aby obliczyć długowieczność pamięci flash NAND, należy uwzględnić rozmiar układu pamięci, rodzaj pamięci (np. SLC / MLC / TLC) i użyj wzoru. Przemysłowy NAND i serwer NAND są poszukiwane ze względu na ich pojemność, dłuższą wytrzymałość i niezawodność w wrażliwych środowiskach.

Wraz ze wzrostem liczby bitów na komórkę wydajność i żywotność lampy błyskowej NAND może ulec pogorszeniu, zwiększając losowe czasy odczytu do 100 μs dla TLC NAND, co jest 4 razy dłuższe niż wymagane w SLC NAND, i dwa razy więcej niż wymagane w MLC NAND, dla losowych czyta.^[66]

Ze względu na szczególne cechy pamięci flash najlepiej jest używać go z kontrolerem do poziomowania zużycia i korekcji błędów lub specjalnie zaprojektowanymi systemami plików flash, które rozprzestrzeniają zapisy na nośnikach i radzą sobie z długimi czasami usuwania bloków flash NOR. Podstawowa koncepcja systemów plików flash jest następująca: kiedy sklep flash ma zostać zaktualizowany, system plików zapisze nową kopię zmienionych danych do świeżego bloku, przemapuje wskaźniki plików, a następnie usunie stary blok później, gdy ma czas.

W praktyce systemy plików flash są używane tylko dla urządzenia technologii pamięci (MTD), które są osadzonymi pamięciami flash, które nie mają kontrolera. Zdejmowany błysk karty pamięci, SSD, eMMC/eUFS żetony i Dyski flash USB mieć wbudowane kontrolery do wykonywania poziomowania zużycia i korekcji błędów, więc użycie określonego systemu plików flash może nie przynieść korzyści.

Wiele układów jest często układanych w układy lub układanych w matryce, aby osiągnąć wyższe pojemności^[166] do stosowania w elektronicznych urządzeniach konsumenckich, takich jak odtwarzacze multimedialne lub GPS. Skalowanie pojemności (wzrost) układów flash używanych do śledzenia Prawo Moore'a ponieważ są produkowane z wieloma takimi samymi układy scalone techniki i sprzęt. Od czasu wprowadzenia NAND 3D skalowanie niekoniecznie jest już związane z prawem Moore'a, ponieważ coraz mniejsze tranzystory (komórki) nie są już używane.

Konsumenckie urządzenia pamięci flash są zazwyczaj reklamowane z użytecznymi rozmiarami wyrażonymi jako mała liczba całkowita wynosząca dwa (2, 4, 8 itd.) I konwencjonalne oznaczenie megabajtów (MB) lub gigabajtów (GB); np. 512 MB, 8 GB. Obejmuje to Dyski SSD sprzedawane jako zamienniki dysków twardych, zgodnie z tradycją dyski twarde, które używają przedrostki dziesiętne.^[167] Zatem dysk SSD oznaczony jako „64 GB„jest co najmniej 64 × 1000³ bajty (64 GB). Większość użytkowników będzie miała nieco mniejszą pojemność niż ta dostępna dla swoich plików, ze względu na miejsce zajmowane przez metadane systemu plików oraz ponieważ niektóre systemy operacyjne zgłaszają pojemność dysku SSD za pomocą prefiksy binarnektóre są nieco większe niż konwencjonalne przedrostki.

Układy pamięci flash w nich są sortowane według ścisłych wielokrotności binarnych, ale faktyczna całkowita pojemność układów nie jest użyteczna na interfejsie napędu. Jest znacznie większy niż reklamowana pojemność, aby umożliwić dystrybucję zapisów (poziomowanie zużycia), dla oszczędzania, dla kody korekcji błędówi dla innych metadane potrzebne przez wewnętrzne oprogramowanie urządzenia.

W 2005 r. Toshiba i SanDisk opracował układ flash NAND zdolny do przechowywania 1 GB danych za pomocą komórka wielopoziomowa Technologia (MLC), zdolna do przechowywania dwóch bitów danych na komórkę. We wrześniu 2005 r. Samsung Electronics ogłosił, że opracował pierwszy na świecie układ 2 GB.^[168]

W marcu 2006 r. Samsung ogłosił dyski twarde flash o pojemności 4 GB, zasadniczo tego samego rzędu wielkości co mniejsze dyski twarde laptopa, a we wrześniu 2006 r. Samsung ogłosił układ 8 GB wyprodukowany w procesie produkcyjnym 40 nm.^[169] W styczniu 2008 r. SanDisk ogłosił dostępność swoich kart MicroSDHC o pojemności 16 GB i SDHC Plus o pojemności 32 GB.^[170][171]

Nowsze dyski flash (od 2012 r.) Mają znacznie większe pojemności, posiadając 64, 128 i 256 GB.^[172]

Wspólne opracowanie w Intel i Micron pozwoli na produkcję 32-warstwowego 3,5 terabajta (TB^{[potrzebne wyjaśnienie]}) Pamięci flash NAND i dyski SSD o standardowym rozmiarze 10 TB. Urządzenie zawiera 5 pakietów 16 matryc TLC × 48 GB, wykorzystujących konstrukcję komórki pływającej bramy.^[173]

Układy flash są nadal produkowane z pojemnością poniżej 1 MB lub około 1 MB (np. Dla BIOS-ROM i aplikacji wbudowanych).

W lipcu 2016 r. Samsung ogłosił 4 TB ^{[potrzebne wyjaśnienie]} Samsung 850 EVO, który wykorzystuje 48-warstwowy TLC 3D V-NAND 256 Gbit.^[174] W sierpniu 2016 r. Samsung ogłosił 2,5-calowy dysk SSD SAS o pojemności 32 TB na podstawie 64-warstwowego 3D V-NAND o pojemności 512 Gbit. Ponadto Samsung spodziewa się zaprezentować dyski SSD o pojemności do 100 TB do 2020 roku.^[175]

Urządzenia pamięci flash są zazwyczaj znacznie szybsze w czytaniu niż w pisaniu.^[176] Wydajność zależy również od jakości kontrolerów pamięci, które stają się bardziej krytyczne, gdy urządzenia są częściowo pełne.^{[niejasny][176]} Nawet jeśli jedyną zmianą w produkcji jest matryca, brak odpowiedniego kontrolera może spowodować pogorszenie prędkości.^[177]

Serial flash to mała pamięć flash o niskiej mocy, która zapewnia tylko szeregowy dostęp do danych - zamiast adresować poszczególne bajty, użytkownik odczytuje lub zapisuje duże ciągłe grupy bajtów w przestrzeni adresowej szeregowo. Szeregowa szyna interfejsu peryferyjnego (SPI) to typowy protokół dostępu do urządzenia. Po włączeniu do system wbudowany, seryjny flash wymaga mniej przewodów na PCB niż równoległe pamięci flash, ponieważ przesyła i odbiera dane pojedynczo. Może to pozwolić na zmniejszenie powierzchni płyty, zużycia energii i całkowitego kosztu systemu.

Istnieje kilka powodów, dla których urządzenie szeregowe z mniejszą liczbą zewnętrznych styków niż urządzenie równoległe może znacznie obniżyć całkowity koszt:

• Wiele AZYKI są ograniczone do padów, co oznacza, że rozmiar umrzeć jest ograniczony liczbą połączenie drutu pady, a nie złożoność i liczba bram używanych w logice urządzenia. Wyeliminowanie podkładek łączących pozwala zatem na bardziej kompaktowy układ scalony na mniejszej matrycy; zwiększa to liczbę matryc, które mogą być wytwarzane na wafel, a tym samym zmniejsza koszt za matrycę.
• Zmniejszenie liczby zewnętrznych pinów zmniejsza również montaż i opakowanie koszty Urządzenie szeregowe może być zapakowane w mniejszy i prostszy pakiet niż urządzenie równoległe.
• Mniejsze i niższe pakiety zliczania pinów zajmują mniej obszaru PCB.
• Niższe urządzenia zliczania pinów upraszczają PCB routing.

Istnieją dwa główne typy pamięci flash SPI. Pierwszy typ charakteryzuje się małymi stronami i jednym lub więcej wewnętrznymi buforami stron SRAM, umożliwiającymi odczytanie pełnej strony do bufora, częściową modyfikację, a następnie odpisanie (na przykład Atmel AT45 DataFlash lub Technologia Micron Strona Usuń NOR Flash). Drugi typ ma większe sektory, w których najmniejsze sektory zwykle występujące w tego typu pamięci flash SPI wynoszą 4 kB, ale mogą mieć nawet 64 kB. Ponieważ ten typ pamięci flash SPI nie ma wewnętrznego bufora SRAM, cała strona musi zostać odczytana i zmodyfikowana przed odpisaniem, co spowalnia zarządzanie. Jednak drugi typ jest tańszy niż pierwszy i dlatego jest dobrym wyborem, gdy aplikacja śledzi kod.

Te dwa typy nie są łatwe do wymiany, ponieważ nie mają tego samego pinoutu, a zestawy poleceń są niezgodne.

Większość FPGA są oparte na komórkach konfiguracyjnych SRAM i wymagają zewnętrznego urządzenia konfiguracyjnego, często szeregowego układu flash, aby ponownie załadować konfigurację strumień bitów każdy cykl mocy.^[178]

Wraz ze wzrostem prędkości nowoczesnych procesorów równoległe urządzenia flash są często znacznie wolniejsze niż magistrala pamięci komputera, z którym są podłączone. I odwrotnie, nowoczesny SRAM oferuje czas dostępu poniżej 10 ns, podczas SDRAM DDR2 oferuje czas dostępu poniżej 20 ns. Z tego powodu często jest to pożądane cień kod przechowywany w pamięci flash w pamięci RAM; oznacza to, że kod jest kopiowany z pamięci flash do pamięci RAM przed wykonaniem, dzięki czemu procesor może uzyskać do niego dostęp z pełną prędkością. Urządzenie oprogramowanie układowe może być przechowywany w szeregowym układzie flash, a następnie kopiowany do SDRAM lub SRAM, gdy urządzenie jest włączone.^[179] Korzystanie z zewnętrznego szeregowego urządzenia flash zamiast lampy błyskowej na chipie eliminuje potrzebę znacznego kompromisu procesu (proces produkcyjny dobry dla szybkiej logiki na ogół nie jest dobry dla lampy błyskowej i odwrotnie). Po podjęciu decyzji o odczytaniu oprogramowania układowego jako jednego dużego bloku często dodaje się kompresję, aby umożliwić użycie mniejszego układu flash. Od 2005 r. Wiele urządzeń używa szeregowej lampy błyskowej NOR do usuwania równoległej pamięci flash NOR do przechowywania oprogramowania układowego. Typowe aplikacje dla szeregowej lampy błyskowej NOR obejmują przechowywanie oprogramowania układowego dla dyski twarde, BIOS, Opcja ROM z karty rozszerzeń, Modemy DSLitp.

Jedna nowsza aplikacja do pamięci flash jest zamiennikiem dyski twarde. Pamięć flash nie ma ograniczeń mechanicznych i opóźnień dysków twardych, więc dysk półprzewodnikowy (SSD) jest atrakcyjny, biorąc pod uwagę prędkość, hałas, zużycie energii i niezawodność. Dyski flash zyskują na popularności jako dodatkowe urządzenia pamięci masowej urządzenia mobilnego; są również używane jako zamienniki dysków twardych w wysokowydajnych komputerach stacjonarnych i niektórych serwerach z RAID i SAN architektury.

Pozostają pewne aspekty dysków SSD opartych na pamięci flash, które sprawiają, że są nieatrakcyjne. Koszt na gigabajt pamięci flash pozostaje znacznie wyższy niż w przypadku dysków twardych.^[180] Również pamięć flash ma skończoną liczbę P / E (program / wymaż) cykle, ale wydaje się, że jest to obecnie pod kontrolą, ponieważ gwarancje na dyski SSD oparte na pamięci flash zbliżają się do gwarancji na obecne dyski twarde.^[181] Ponadto usunięte pliki na dyskach SSD mogą pozostać przez czas nieokreślony, zanim zostaną zastąpione świeżymi danymi; techniki usuwania lub niszczenia lub oprogramowanie, które działają dobrze na magnetycznych dyskach twardych, nie mają wpływu na dyski SSD, co zagraża bezpieczeństwu i badaniu kryminalistycznemu. Jednak ze względu na tak zwane TRIM polecenie zastosowane przez większość dysków półprzewodnikowych, które oznacza logiczne adresy bloków zajęte przez usunięty plik jako nieużywane do włączenia wywóz śmieci, oprogramowanie do odzyskiwania danych nie jest w stanie przywrócić plików usuniętych z nich.

Do relacyjnych baz danych lub innych wymaganych systemów KWAS transakcje, nawet niewielka ilość pamięci flash może oferować ogromne przyspieszenia w stosunku do tablic dysków.^[182]

W maju 2006 r. Samsung Electronics ogłosił, że dwa komputery z pamięcią flash, Q1-SSD i Q30-SSD, będą dostępne w czerwcu 2006 r., z których oba używały dysków SSD o pojemności 32 GB, i przynajmniej początkowo były dostępne tylko w Korea Południowa.^[183] Premiera Q1-SSD i Q30-SSD została opóźniona i ostatecznie została wysłana pod koniec sierpnia 2006 roku.^[184]

Pierwszym komputerem z pamięcią flash, który stał się dostępny, był Sony Vaio UX90, ogłoszony w przedsprzedaży 27 czerwca 2006 r. I zaczął być wysyłany do Japonii 3 lipca 2006 r. Z dyskiem twardym z pamięcią flash o pojemności 16 GB.^[185] Pod koniec września 2006 r. Sony zaktualizowało pamięć flash w Vaio UX90 do 32 GB.^[186]

Jako pierwszy oferowany był dysk półprzewodnikowy MacBook Air wprowadzone w 2008 r., a od 2010 r. wszystkie modele były dostarczane z dyskiem SSD. Począwszy od końca 2011 r., Jako część Intels Ultrabook z inicjatywy, coraz większa liczba ultracienkich laptopów jest dostarczana ze standardem SSD.

Istnieją również techniki hybrydowe, takie jak napęd hybrydowy i ReadyBoost które próbują połączyć zalety obu technologii, wykorzystując flash jako szybki nieulotny pamięć podręczna dla plików na dysku, do których często się odwołuje, ale rzadko są modyfikowane, takich jak aplikacja i system operacyjny wykonywalny akta.

Od 2012 r. podejmowane są próby wykorzystania pamięci flash jako głównej pamięci komputera, DRAM.^[187]

Tranzystory pływające w urządzeniu pamięci flash przechowują ładunek reprezentujący dane. Ładunek ten stopniowo przecieka z czasem, co prowadzi do kumulacji błędy logiczne, znany również jako „bit rot”lub„ nieco zanikanie ”.^[188]

Nie jest jasne, jak długo dane w pamięci flash będą się utrzymywać w warunkach archiwalnych (tj. Łagodna temperatura i wilgotność przy rzadkim dostępie z lub bez profilaktycznego przepisywania). Arkusze danych flash Atmel ”ATmega„mikrokontrolery zazwyczaj obiecują czas retencji 20 lat przy 85 °C (185 °F) i 100 lat przy 25 °C (77 °F).^[189]

Zakres retencji różni się w zależności od rodzaju i modelu pamięci flash. W przypadku zasilania energią i bezczynnością ładunek tranzystorów przechowujących dane jest rutynowo odświeżany przez oprogramowanie układowe pamięci flash.^[188] Możliwość przechowywania danych różni się w zależności od urządzenia pamięci flash ze względu na różnice w oprogramowaniu układowym, redundancja danych, i korekta błędów algorytmy.^[190]

Artykuł z CMU w 2015 r. stwierdza: „Dzisiejsze urządzenia flash, które nie wymagają odświeżania lampy błyskowej, mają typowy wiek retencji wynoszący 1 rok w temperaturze pokojowej”. I ten czas retencji maleje wykładniczo wraz ze wzrostem temperatury. Zjawisko to można modelować za pomocą Równanie Arrheniusa.^[191][192]

Trochę FPGA są oparte na komórkach konfiguracji flash, które są używane bezpośrednio jako (programowalne) przełączniki do łączenia elementów wewnętrznych razem, przy użyciu tego samego rodzaju tranzystora z ruchomą bramą, co komórki pamięci flash w urządzeniach do przechowywania danych.^[178]

Jedno ze źródeł podaje, że w 2008 r. Przemysł pamięci flash obejmuje około 9,1 miliarda USD produkcji i sprzedaży. Inne źródła podają, że rynek pamięci flash ma wielkość ponad 20 miliardów USD $ w 2006 r., Co stanowi ponad osiem procent całego rynku półprzewodników i ponad 34 procent całego rynku pamięci półprzewodnikowych.^[193] W 2012 r. Rynek oszacowano na $26,8 mld.^[194] Wytworzenie układu pamięci flash może potrwać do 10 tygodni.^[195]

Następujący byli największymi producentami pamięci flash NAND od drugiego kwartału 2023 r.^[196]

1. Samsung Electronics – 31,4%
2. Kioxia – 20,6%
3. Western Digital Corporation – 12,6%
4. SK Hynix – 18,5%
5. Technologia Micron – 12,3%
6. Inne – 8,7% Uwaga: SK Hynix przejął działalność Intel NAND pod koniec 2021 r^[197] Kioxia pojawiła się i została przemianowana na Toshiba w sezonie 2018/2019.^[198]

Samsung pozostaje największym producentem pamięci flash NAND od pierwszego kwartału 2022 roku.^[199]

Oprócz poszczególnych układów pamięci flash dostępna jest również pamięć flash osadzony w mikrokontroler Chipy (MCU) i system na chipie Urządzenia (SoC).^[216] Pamięć flash jest wbudowana Chipy ARM,^[216] które sprzedały 150 miliard jednostek na całym świecie od 2019 roku,^[217] i w programowalny system na układzie Urządzenia (PSoC), które sprzedały 1.1 miliard jednostek na 2012 rok.^[218] Daje to co najmniej 151,1 miliard układów MCU i SoC z wbudowaną pamięcią flash, oprócz 45,4 miliard znanych indywidualnych sprzedaży układów flash od 2015 roku, w sumie co najmniej 196,5 miliard układów zawierających pamięć flash.

Ze względu na stosunkowo prostą strukturę i duże zapotrzebowanie na większą pojemność pamięć flash NAND jest najbardziej agresywna skalowana technologia wśród urządzenia elektroniczne. Duża konkurencja między kilkoma najlepszymi producentami tylko zwiększa agresywność w zmniejszaniu pływający MOSFET reguła projektowa lub węzeł technologii procesowej.^[102] Podczas gdy oczekiwana oś czasu kurczenia jest współczynnikiem dwa co trzy lata na oryginalną wersję Prawo Moore'a, zostało to ostatnio przyspieszone w przypadku błysku NAND do dwa razy co dwa lata.

Jak MOSFET rozmiar funkcji komórek pamięci flash osiąga minimalny limit 15 – 16 nm, dalsze wzrosty gęstości błysku będą napędzane przez TLC (3 bity / komórkę) w połączeniu z pionowym układaniem płaszczyzn pamięci NAND. Zmniejszenie wytrzymałości i wzrost nieskorygowanych poziomów błędów bitowych towarzyszących zmniejszeniu wielkości funkcji można zrekompensować za pomocą ulepszonych mechanizmów korekcji błędów.^[224] Nawet przy tych postępach ekonomicznie skalowanie błysku do coraz mniejszych wymiarów może być niemożliwe, gdy liczba zdolności trzymania elektronów maleje. Wiele obiecujących nowych technologii (takich jak FeRAM, MRAM, PMC, PCM, ReRAMi inne) są badane i opracowywane jako możliwe bardziej skalowalne zamienniki flash.^[225]

• eMMC
• Kontroler pamięci flash
• Format pliku Intel Hex
• Lista systemów plików flash
• Lista producentów kontrolerów pamięci flash
• microSDXC (do 2 TB) oraz format zastępczy Secure Digital Ultra Capacity (SDUC) karty pomocnicze do 128 TiB
• Wymiana błysku NOR
• Grupa robocza ds. Otwartego interfejsu NAND Flash
• Pamięć głównie do odczytu (RMM)
• Uniwersalna pamięć flash
• Bezpieczeństwo dysku flash USB
• Napisz wzmocnienie